SPC5634MF2MLQ80 32-bit Microcontrollers – MCU NXP 32-bit MCU, Power Arch core, 1.5MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144
♠ Paglalarawan ng Produkto
| Katangian ng Produkto | Halaga ng Katangian |
| Tagagawa: | NXP |
| Kategorya ng Produkto: | 32-bit Microcontrollers - MCU |
| RoHS: | Mga Detalye |
| Serye: | MPC5634M |
| Estilo ng Pag-mount: | SMD/SMT |
| Package/Kaso: | LQFP-144 |
| Core: | e200z3 |
| Sukat ng Memorya ng Programa: | 1.5 MB |
| Laki ng Data RAM: | 94 kB |
| Lapad ng Data Bus: | 32 bit |
| Resolusyon ng ADC: | 2 x 8 bit/10 bit/12 bit |
| Pinakamataas na Dalas ng Orasan: | 80 MHz |
| Bilang ng I/Os: | 80 I/O |
| Boltahe ng Supply - Min: | 1.14 V |
| Boltahe ng Supply - Max: | 1.32 V |
| Pinakamababang Operating Temperatura: | - 40 C |
| Pinakamataas na Operating Temperatura: | + 150 C |
| Kwalipikasyon: | AEC-Q100 |
| Packaging: | Tray |
| Analogue Supply Voltage: | 5.25 V |
| Brand: | NXP Semiconductor |
| Uri ng Data RAM: | SRAM |
| I/O Voltage: | 5.25 V |
| Sensitibo sa kahalumigmigan: | Oo |
| produkto: | MCU |
| Uri ng Produkto: | 32-bit Microcontrollers - MCU |
| Uri ng Memorya ng Programa: | Flash |
| Dami ng Factory Pack: | 60 |
| Subcategory: | Mga Microcontroller - MCU |
| Mga Watchdog Timer: | Watchdog Timer |
| Bahagi # Mga alias: | 935311091557 |
| Timbang ng Yunit: | 1.319 g |
♠ 32-bit Microcontrollers - MCU
Ang mga 32-bit na automotive microcontroller na ito ay isang pamilya ng mga system-on-chip (SoC) na device na naglalaman ng lahat ng feature ng pamilyang MPC5500 at maraming bagong feature kasama ng high performance na 90 nm CMOS na teknolohiya upang makapagbigay ng malaking pagbawas sa cost per feature at makabuluhang pagpapabuti ng performance. Ang advanced at cost-efficient host processor core ng automotive controller family na ito ay binuo sa Power Architecture® na teknolohiya. Ang pamilyang ito ay naglalaman ng mga pagpapahusay na nagpapahusay sa pagkakatugma ng arkitektura sa mga naka-embed na application, kabilang ang karagdagang suporta sa pagtuturo para sa digital signal processing (DSP), nagsasama ng mga teknolohiya—gaya ng isang pinahusay na time processor unit, pinahusay na queued analog-to-digital converter, Controller Area Network, at isang pinahusay na modular input-output system—na mahalaga para sa mga low-end na powertrain na application ngayon. Ang pamilya ng device na ito ay isang ganap na katugmang extension sa pamilya ng MPC5500 ng Freescale. Ang device ay may isang antas ng memory hierarchy na binubuo ng hanggang 94 KB on-chip SRAM at hanggang 1.5 MB ng internal flash memory. Ang device ay mayroon ding external bus interface (EBI) para sa 'calibration'. Ang panlabas na interface ng bus na ito ay idinisenyo upang suportahan ang karamihan sa mga karaniwang alaala na ginamit sa mga pamilyang MPC5xx at MPC55xx.
• Mga Operating Parameter
— Ganap na static na operasyon, 0 MHz– 80 MHz (kasama ang 2% frequency modulation – 82 MHz)
— –40 ℃ hanggang 150 ℃ saklaw ng pagpapatakbo ng temperatura ng junction
— Mababang disenyo ng kapangyarihan
– Mas mababa sa 400 mW power dissipation (nominal)
– Dinisenyo para sa dynamic na pamamahala ng kapangyarihan ng core at peripheral
– Software controlled clock gating ng mga peripheral
– Low power stop mode, na huminto ang lahat ng orasan
- Ginawa sa 90 nm na proseso
— 1.2 V panloob na lohika
— Single power supply na may 5.0 V -10％/+5% (4.5 V hanggang 5.25 V) na may internal regulator para magbigay ng 3.3 V at 1.2 V para sa core
— Mga input at output pin na may 5.0 V -10％/+5% (4.5 V hanggang 5.25 V) na saklaw
– 35%/65% VDDE CMOS switch level (na may hysteresis)
– Mapipiling hysteresis
- Mapipiling kontrol ng slew rate
— Mga Nexus pin na pinapagana ng 3.3 V na supply
— Dinisenyo gamit ang mga diskarte sa pagbabawas ng EMI
– Phase-locked loop
– Frequency modulation ng system clock frequency
– On-chip bypass capacitance
– Mapipiling slew rate at lakas ng drive
• Mataas na pagganap ng e200z335 core processor
— 32-bit na Power Architecture Book E modelo ng programmer
— Mga Pagpapahusay sa Pag-encode ng Haba ng Variable
– Pinapayagan ang set ng pagtuturo ng Power Architecture na opsyonal na ma-encode sa isang pinaghalong 16 at 32-bit na mga tagubilin
– Mga resulta sa mas maliit na laki ng code
— Isang isyu, 32-bit na Power Architecture na sumusunod sa teknolohiyang CPU
— In-order na pagpapatupad at pagreretiro
— Tumpak na paghawak ng exception
- Unit ng pagpoproseso ng sangay
– Dedicated branch address kalkulasyon adder
– Pagpapabilis ng branch gamit ang Branch Lookahead Instruction Buffer
— Load/store unit
– Isang cycle na latency ng pagkarga
– Ganap na pipeline
– Big at Little Endian na suporta
– Maling suporta sa pag-access
– Zero load-to-use na mga bula ng pipeline
— Tatlumpu't dalawang 64-bit general purpose registers (GPRs)
— Memory management unit (MMU) na may 16-entry fully-associative translation look-aside buffer (TLB)
— Paghiwalayin ang instruction bus at load/store bus
— Vectored interrupt na suporta
— Interrupt latency < 120 ns @ 80 MHz (sinusukat mula sa interrupt request hanggang sa pagpapatupad ng unang pagtuturo ng interrupt exception handler)
